最初由 xsx 发布 PIII是GTL+构架,8个工位,P4是NetBurst构架,12个工位,自己想想P-M是什么吧 |
我不知道你的数据是哪里来的,我要说明以下几点:
1.GTL+是电源/信号规范,不是架构,你搞错了。
2.Pentium-M是AGTL+电源/信号规范,是GTL+的低电压版,这个可以到Intel的developer上面去查,移动版用低电压的电源规范这很正常,在Intel的网站上也说这个规范是PIII的低电压版。
3.我不知道“工位”是什么概念,一般来说Intel自己的网站上是说PIII是12级pipeline,有些网站上说是10级,当然定义可能不同,但我不知道8个工位是怎么定义的
4.P4是20级流水线,这个好像没什么争论,我记不住了AnandTech上是这么说的,算一个参考。同样不知道你的12工位是哪里来的。
5.你说要我自己想,我想不出来。我不知道你手里这方面的数据是多少,据我所知Intel的任何网站上都没有透露Pentium-M的流水线,因为他们怕透露出来被人家抓住把柄说当年的P4的20级流水线是失败的。
6.在有的网站上面猜是介于P3和P4流水线之间的一种内核,我觉得就是P3的流水线,因为Intel未必有精力维护这么多架构,而P4的流水线根本没有这么强的性能。而且如果是新的内核的话,Intel的developer上面早就出architecture说明了,否则你叫人家怎么做编译器?所以我估计那些编译器/操作系统大厂早已心照不宣,根本不用搞新的优化,照P3来就可以了。